방법 증거 기록
Static Timing Analysis
Static Timing Analysis (STA) is a non-simulation method for verifying that digital circuits meet timing constraints (clock frequencies, setup/hold times, propagation delays). Introduced systematically by Bhatnagar et al. in the 1990s, STA computes worst-case and best-case path delays by analyzing logic paths without simulating vectors. STA is essential for modern VLSI design, enabling fast timing closure before silicon and identifying critical paths for optimization.
원본 기록
방법의 원본 기록에서 그대로 복사된 인용입니다. 이로부터 수준별 검증이 추론되지 않습니다.
Static Timing Analysis for Digital Circuit Verification
분류학적 방법 기록 · process-pipeline / electrical-engineering
- Bhatnagar, H., & Bhatnagar, R. (1995). Static timing analysis: A primer. In VLSI Handbook (pp. 1-25). CRC Press. · URL
- Shen, A., Ghosh, A., Madden, S. H., & Sorkin, F. (2003). Fast algorithms for static timing analysis. In Proc. ICCAD (pp. 126-131). IEEE. · URL
- Berkelaar, M., Duffack, M., Flach, G., & Hartoog, R. (2007). OpenTimer: An open-source static timing analyzer. Proc. International Symposium on Circuits and Systems. · URL
큐레이션된 주장
각각 자체 평가와 함께 증거 원장에 유지된 주장입니다.
아직 큐레이션된 주장이 없습니다
원장에 주장 평가가 없는 경우 이 보기에서는 주장 평가를 만들지 않습니다.
관련 방법
방법 그래프에서 생성되었으며 기계가 제안한 관계로 표시됩니다 — 증거 주장이 추론되지 않습니다.