방법 증거 기록
Logic Synthesis
Logic Synthesis is the automated conversion of high-level hardware descriptions (RTL in Verilog/VHDL) into optimized gate-level netlists. Pioneered by Brayton et al. at UC Berkeley in the 1980s-1990s, logic synthesis transforms behavioral specifications into physical implementations, optimizing for area, speed, and power. Synthesis is essential to modern digital design, enabling rapid iteration and automation of the most tedious manual tasks.
원본 기록
방법의 원본 기록에서 그대로 복사된 인용입니다. 이로부터 수준별 검증이 추론되지 않습니다.
Logic Synthesis for Digital Circuit Design
분류학적 방법 기록 · process-pipeline / electrical-engineering
- Brayton, R. K., Hachtel, G. D., McMullin, C. T., Sangiovanni-Vincentelli, A. L., & Vincentelli, A. S. (1987). Logic Synthesis for VLSI Design. Kluwer Academic. · URL
- Mishchenko, A., Chatterjee, S., Brayton, R., & Sangiovanni-Vincentelli, A. L. (2006). DAG-aware AIG rewriting. In Proc. DAC (pp. 713-718). ACM. · URL
- Berkeley, S. (1995). SIS: A system for sequential circuit synthesis. Technical Report UCB/ERL M95/55, UC Berkeley. · URL
큐레이션된 주장
각각 자체 평가와 함께 증거 원장에 유지된 주장입니다.
아직 큐레이션된 주장이 없습니다
원장에 주장 평가가 없는 경우 이 보기에서는 주장 평가를 만들지 않습니다.
관련 방법
방법 그래프에서 생성되었으며 기계가 제안한 관계로 표시됩니다 — 증거 주장이 추론되지 않습니다.