Analisi Statica dei Tempi

L'Analisi Statica dei Tempi (STA) è un metodo non basato su simulazione per verificare che i circuiti digitali soddisfino i vincoli di temporizzazione (frequenze di clock, tempi di setup/hold, ritardi di propagazione). Introdotta sistematicamente da Bhatnagar et al. negli anni '90, la STA calcola i ritardi di percorso nel caso peggiore e nel caso migliore analizzando i percorsi logici senza simulare vettori. La STA è essenziale per la progettazione VLSI moderna, consentendo una rapida chiusura della temporizzazione prima della produzione del silicio e identificando i percorsi critici per l'ottimizzazione.