मेमोरी प्रौद्योगिकियाँ और डीरैम (DRAM)
मेमोरी प्रौद्योगिकियाँ वे भौतिक उपकरण हैं जो मुख्य-मेमोरी स्तर पर डेटा संग्रहीत करते हैं — मुख्य रूप से क्षमता के लिए डायनेमिक रैम (DRAM) और गति के लिए स्टैटिक रैम (SRAM) — जिनका समय, बैंडविड्थ और संगठन मेमोरी पदानुक्रम के प्रदर्शन की निचली सीमा निर्धारित करते हैं।
Definition
मेमोरी प्रौद्योगिकियाँ वे अर्धचालक और संबंधित उपकरण हैं जिनका उपयोग कंप्यूटर मेमोरी को लागू करने के लिए किया जाता है, सबसे महत्वपूर्ण डीरैम (DRAM), जो प्रत्येक बिट को एक संधारित्र पर आवेश के रूप में संग्रहीत करता है और इसे समय-समय पर ताज़ा किया जाना चाहिए, और एसआरएएम (SRAM), जो तेज़ लेकिन कम सघन भंडारण के लिए लैच में बिट्स संग्रहीत करता है।
Scope
यह विषय मेमोरी के पीछे की उपकरण प्रौद्योगिकियों को शामिल करता है: कैश में उपयोग होने वाली एसआरएएम (SRAM) कोशिकाएँ, डीरैम (DRAM) कोशिकाएँ और उनकी ताज़ा करने की आवश्यकता, बैंकों, पंक्तियों और स्तंभों में डीरैम (DRAM) का संगठन, समय पैरामीटर और मानक (जैसे डीडीआर (DDR) परिवार), मेमोरी बैंडविड्थ और चैनल, और उभरती हुई गैर-वाष्पशील मेमोरी। इसमें कैश और ओएस-स्तर पर मेमोरी का प्रबंधन (कैश संगठन और नीतियाँ, वर्चुअल मेमोरी और पेजिंग) और स्थायी द्वितीयक भंडारण उपकरण (secondary storage devices) शामिल नहीं हैं।
Core questions
- एसआरएएम (SRAM) और डीरैम (DRAM) सेल गति, घनत्व, लागत और शक्ति में कैसे भिन्न होते हैं?
- डीरैम (DRAM) को ताज़ा करने की आवश्यकता क्यों होती है, और इसे बैंकों, पंक्तियों और स्तंभों में कैसे व्यवस्थित किया जाता है?
- डीरैम (DRAM) पहुँच और बैंडविड्थ को कौन से समय पैरामीटर और मानक नियंत्रित करते हैं?
- उभरती हुई गैर-वाष्पशील मेमोरी मेमोरी पदानुक्रम में कैसे फिट होती है?
Key concepts
- एसआरएएम (SRAM) सेल
- डीरैम (DRAM) सेल और ताज़ा करना
- बैंक, पंक्तियाँ और स्तंभ
- पंक्ति सक्रियण और प्रीचार्ज
- डीडीआर (DDR) मेमोरी मानक
- मेमोरी बैंडविड्थ और चैनल
- मेमोरी विलंबता
- गैर-वाष्पशील मेमोरी
Mechanisms
एक एसआरएएम (SRAM) सेल एक छोटे लैच में एक बिट रखता है, जिससे तेज़ पहुँच मिलती है लेकिन घनत्व कम होता है। एक डीरैम (DRAM) सेल एक छोटे संधारित्र पर आवेश के रूप में एक बिट संग्रहीत करता है, जो लीक होता है और इसे समय-समय पर ताज़ा किया जाना चाहिए। डीरैम (DRAM) चिप्स को पंक्तियों और स्तंभों के बैंकों में व्यवस्थित किया जाता है; एक पहुँच एक पंक्ति को एक सेंस-एम्पलीफायर बफर में सक्रिय करती है, फिर उससे स्तंभों को पढ़ती या लिखती है। डबल-डेटा-रेट (DDR) इंटरफेस और कई चैनल बैंडविड्थ बढ़ाते हैं, जबकि विलंबता पंक्ति-सक्रियण और स्तंभ-पहुँच समय द्वारा निर्धारित होती है।
Clinical relevance
क्योंकि प्रोसेसर मेमोरी से बहुत आगे निकल जाते हैं, डीरैम (DRAM) की विशेषताएँ — विलंबता, बैंडविड्थ, और पंक्ति सक्रियण की लागत — सीधे सिस्टम के प्रदर्शन को आकार देती हैं और पूरे कैश पदानुक्रम को प्रेरित करती हैं। डीरैम (DRAM) के गुण विश्वसनीयता और सुरक्षा संबंधी चिंताएँ भी पैदा करते हैं, जैसे कि रोहैमर (Rowhammer) गड़बड़ी प्रभाव, और उभरती हुई गैर-वाष्पशील मेमोरी सिस्टम के मेमोरी और स्टोरेज को संयोजित करने के तरीके को नया रूप दे रही है।
History
रॉबर्ट डेनार्ड ने 1966-1968 में आईबीएम (IBM) में एक-ट्रांजिस्टर डीरैम (DRAM) सेल का आविष्कार किया, और डीरैम (DRAM) प्रमुख मुख्य-मेमोरी तकनीक बन गई। लगातार सिंक्रोनस और डबल-डेटा-रेट (DDR) मानकों ने दशकों से बैंडविड्थ बढ़ाई, जबकि एसआरएएम (SRAM) ऑन-चिप कैश की तकनीक बनी रही। क्षमता और स्थायी-मेमोरी सीमा को संबोधित करने के लिए बाद में गैर-वाष्पशील और स्टैक्ड मेमोरी उभरी।
Key figures
- Robert Dennard
- John L. Hennessy
- David A. Patterson
- Bruce Jacob
Related topics
Seminal works
- hennessy2019
- jacob2008
Frequently asked questions
- डीरैम (DRAM) को ताज़ा करने की आवश्यकता क्यों होती है लेकिन एसआरएएम (SRAM) को नहीं?
- डीरैम (DRAM) प्रत्येक बिट को एक संधारित्र पर आवेश के रूप में संग्रहीत करता है, जो धीरे-धीरे लीक हो जाता है, इसलिए सामग्री को नुकसान से बचने के लिए समय-समय पर पढ़ा और फिर से लिखा (ताज़ा किया) जाना चाहिए। एसआरएएम (SRAM) प्रत्येक बिट को एक लैच में रखता है जो बिजली की आपूर्ति होने तक अपनी स्थिति बनाए रखता है, इसलिए इसे ताज़ा करने की आवश्यकता नहीं होती है।
- कैश के लिए एसआरएएम (SRAM) और मुख्य मेमोरी के लिए डीरैम (DRAM) का उपयोग क्यों किया जाता है?
- एसआरएएम (SRAM) बहुत तेज़ है लेकिन प्रति बिट बड़ा और अधिक महंगा है, जिससे यह छोटे, गति-महत्वपूर्ण कैश के लिए आदर्श है। डीरैम (DRAM) प्रति बिट सघन और सस्ता है लेकिन धीमा है, जिससे यह बड़ी मुख्य मेमोरी के लिए उपयुक्त है जहाँ क्षमता कच्ची विलंबता से अधिक मायने रखती है।