স্ট্যাটিক টাইমিং অ্যানালাইসিস
স্ট্যাটিক টাইমিং অ্যানালাইসিস (STA) হলো একটি নন-সিমুলেশন পদ্ধতি যা ডিজিটাল সার্কিটগুলি টাইমিং সীমাবদ্ধতা (যেমন ক্লক ফ্রিকোয়েন্সি, সেটআপ/হোল্ড টাইম, প্রোপাগেশন ডিলে) পূরণ করছে কিনা তা যাচাই করার জন্য ব্যবহৃত হয়। ১৯৯০-এর দশকে ভাটনগর প্রমুখ এটি পদ্ধতিগতভাবে প্রবর্তন করেন। STA সিমুলেশন ভেক্টর ছাড়াই লজিক পাথ বিশ্লেষণ করে সবচেয়ে খারাপ এবং সবচেয়ে ভালো অবস্থার পাথ ডিলে গণনা করে। সিলিকন তৈরির আগে দ্রুত টাইমিং ক্লোজার সক্ষম করতে এবং অপ্টিমাইজেশনের জন্য ক্রিটিক্যাল পাথ শনাক্ত করতে STA আধুনিক VLSI ডিজাইনের জন্য অপরিহার্য।
পুরো পদ্ধতিটি পড়ুন
এই অংশটি পড়তে বিনামূল্যের অ্যাকাউন্ট দিয়ে সাইন ইন করুন।
Method map
The neighbourhood of related methods — select a node to explore.
উৎস
- Bhatnagar, H., & Bhatnagar, R. (1995). Static timing analysis: A primer. In VLSI Handbook (pp. 1-25). CRC Press. link ↗
- Shen, A., Ghosh, A., Madden, S. H., & Sorkin, F. (2003). Fast algorithms for static timing analysis. In Proc. ICCAD (pp. 126-131). IEEE. link ↗
- Berkelaar, M., Duffack, M., Flach, G., & Hartoog, R. (2007). OpenTimer: An open-source static timing analyzer. Proc. International Symposium on Circuits and Systems. link ↗
এই পৃষ্ঠা কীভাবে উদ্ধৃত করবেন
ScholarGate. (2026, June 3). Static Timing Analysis for Digital Circuit Verification. ScholarGate. https://scholargate.app/bn/electrical-engineering/static-timing-analysis
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- স্বয়ংক্রিয় পরীক্ষা প্যাটার্ন তৈরিতড়িৎ প্রকৌশল↔ compare
- লজিক সিন্থেসিসতড়িৎ প্রকৌশল↔ compare
- মন্টে কার্লো প্রসেস ভ্যারিয়েশনতড়িৎ প্রকৌশল↔ compare
যেখানে উদ্ধৃত
এই পৃষ্ঠায় কোনো ত্রুটি চোখে পড়েছে? জানান বা সংশোধনের প্রস্তাব দিন →