ScholarGate
Asistent
Process / pipelineControl systems, signal processing

Fázový záves (Phase-Locked Loop)

Fázový záves (Phase-Locked Loop – PLL) je systém spätnoväzbového riadenia, ktorý synchronizuje výstupný oscilátor tak, aby zodpovedal fáze a frekvencii vstupného signálu. PLL, ktoré zaviedol Gardner v roku 1966, sú všadeprítomné v komunikáciách, radare, distribúcii hodín a energetických systémoch. PLL nepretržite upravuje frekvenciu svojho oscilátora, aby minimalizoval fázovú chybu so vstupom, čím dosahuje zavesenie. PLL sú základom moderných elektronických systémov.

Otvoriť v MethodMindČoskoroVideoČoskoroDownload slides

Prečítať celú metódu

Len pre členov

Ak si chcete prečítať túto sekciu, prihláste sa s bezplatným účtom.

Prihlásiť sa

Method map

The neighbourhood of related methods — select a node to explore.

Zdroje

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Ako citovať túto stránku

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/sk/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Odkazujú sem

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Získané 2026-06-15 z https://scholargate.app/sk/electrical-engineering/phase-locked-loop · Dátová sada: https://doi.org/10.5281/zenodo.20539026