ScholarGate
Assistente
Process / pipelineControl systems, signal processing

Malha de Sincronismo de Fase

Um Loop-Locked (PLL) é um sistema de controle realimentado que sincroniza um oscilador de saída para igualar a fase e a frequência de um sinal de entrada. Introduzidos por Gardner em 1966, os PLLs são ubíquos em comunicações, radar, distribuição de clock e sistemas de energia. O PLL ajusta continuamente a frequência de seu oscilador para minimizar o erro de fase com a entrada, alcançando o travamento (lock). PLLs são fundamentais para sistemas eletrônicos modernos.

Abrir no MethodMindEm breveVídeoEm breveDownload slides

Leia o método completo

Exclusivo para membros

Entre com uma conta gratuita para ler esta seção.

Entrar

Method map

The neighbourhood of related methods — select a node to explore.

Fontes

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Como citar esta página

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/pt/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Referenciado por

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Recuperado em 2026-06-15 de https://scholargate.app/pt/electrical-engineering/phase-locked-loop · Conjunto de dados: https://doi.org/10.5281/zenodo.20539026