Process / pipelineControl systems, signal processing
フェーズロックドループ
フェーズロックドループ（PLL）は、入力信号の位相と周波数に同期するように出力オシレータを調整するフィードバック制御システムである。1966年にGardnerによって導入されたPLLは、通信、レーダー、クロック分配、電力システムに遍在している。PLLは、入力との位相誤差を最小限に抑えるためにオシレータ周波数を継続的に調整し、ロック状態を達成する。PLLは現代の電子システムに不可欠である。
手法の全文を読む
会員限定
ログイン無料アカウントでログインすると、このセクションを読めます。
Method map
The neighbourhood of related methods — select a node to explore.
出典
このページの引用方法
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/ja/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
Compare side by side →