ScholarGate
Assistente
Process / pipelineControl systems, signal processing

Phase-Locked Loop

Un Phase-Locked Loop (PLL) è un sistema di controllo a feedback che sincronizza un oscillatore di uscita per eguagliare la fase e la frequenza di un segnale di ingresso. Introdotto da Gardner nel 1966, i PLL sono onnipresenti nelle comunicazioni, nei radar, nella distribuzione di clock e nei sistemi di alimentazione. Il PLL regola continuamente la frequenza del suo oscillatore per minimizzare l'errore di fase con l'ingresso, raggiungendo il blocco. I PLL sono fondamentali per i moderni sistemi elettronici.

Apri in MethodMindIn arrivoVideoIn arrivoDownload slides

Leggi il metodo completo

Riservato ai membri

Accedi con un account gratuito per leggere questa sezione.

Accedi

Method map

The neighbourhood of related methods — select a node to explore.

Fonti

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Come citare questa pagina

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/it/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Citato da

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Consultato il 2026-06-15 da https://scholargate.app/it/electrical-engineering/phase-locked-loop · Insieme di dati: https://doi.org/10.5281/zenodo.20539026