Phase-Locked Loop
Un Phase-Locked Loop (PLL) è un sistema di controllo a feedback che sincronizza un oscillatore di uscita per eguagliare la fase e la frequenza di un segnale di ingresso. Introdotto da Gardner nel 1966, i PLL sono onnipresenti nelle comunicazioni, nei radar, nella distribuzione di clock e nei sistemi di alimentazione. Il PLL regola continuamente la frequenza del suo oscillatore per minimizzare l'errore di fase con l'ingresso, raggiungendo il blocco. I PLL sono fondamentali per i moderni sistemi elettronici.
Leggi il metodo completo
Accedi con un account gratuito per leggere questa sezione.
Method map
The neighbourhood of related methods — select a node to explore.
Fonti
Come citare questa pagina
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/it/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- Controllo DroopIngegneria elettrica↔ compare
- Analisi dei Parametri SIngegneria elettrica↔ compare
- Metodo della Matrice di Linea di TrasmissioneIngegneria elettrica↔ compare
Citato da
Hai notato un problema in questa pagina? Segnalalo o proponi una correzione →