Công nghệ bộ nhớ và DRAM

Các công nghệ bộ nhớ là các thiết bị vật lý lưu trữ dữ liệu ở cấp độ bộ nhớ chính — chủ yếu là RAM động (DRAM) cho dung lượng và RAM tĩnh (SRAM) cho tốc độ — mà thời gian, băng thông và tổ chức của chúng đặt ra giới hạn hiệu suất của hệ thống phân cấp bộ nhớ.

Definition

Các công nghệ bộ nhớ là các thiết bị bán dẫn và các thiết bị liên quan được sử dụng để triển khai bộ nhớ máy tính, quan trọng nhất là DRAM, lưu trữ mỗi bit dưới dạng điện tích trên một tụ điện và phải được làm mới định kỳ, và SRAM, lưu trữ các bit trong các chốt để lưu trữ nhanh hơn nhưng ít dày đặc hơn.

Scope

Chủ đề này bao gồm các công nghệ thiết bị đằng sau bộ nhớ: các ô SRAM được sử dụng trong bộ nhớ đệm, các ô DRAM và nhu cầu làm mới của chúng, tổ chức DRAM thành các ngân hàng, hàng và cột, các thông số thời gian và tiêu chuẩn (như các họ DDR), băng thông và kênh bộ nhớ, và các bộ nhớ không bay hơi mới nổi. Nó không bao gồm quản lý bộ nhớ cấp bộ nhớ đệm và hệ điều hành (tổ chức và chính sách bộ nhớ đệm, bộ nhớ ảo và phân trang) và các thiết bị lưu trữ thứ cấp bền vững (thiết bị lưu trữ thứ cấp).

Core questions

• Các ô SRAM và DRAM khác nhau như thế nào về tốc độ, mật độ, chi phí và điện năng?
• Tại sao DRAM phải được làm mới, và nó được tổ chức thành các ngân hàng, hàng và cột như thế nào?
• Những thông số thời gian và tiêu chuẩn nào chi phối việc truy cập và băng thông của DRAM?
• Các bộ nhớ không bay hơi mới nổi phù hợp với hệ thống phân cấp bộ nhớ như thế nào?

Key concepts

• ô SRAM
• ô DRAM và làm mới
• ngân hàng, hàng và cột
• kích hoạt hàng và nạp trước
• tiêu chuẩn bộ nhớ DDR
• băng thông và kênh bộ nhớ
• độ trễ bộ nhớ
• bộ nhớ không bay hơi

Mechanisms

Một ô SRAM giữ một bit trong một chốt nhỏ, cho phép truy cập nhanh nhưng mật độ thấp. Một ô DRAM lưu trữ một bit dưới dạng điện tích trên một tụ điện nhỏ, tụ điện này bị rò rỉ và phải được làm mới định kỳ. Các chip DRAM được tổ chức thành các ngân hàng gồm các hàng và cột; một truy cập sẽ kích hoạt một hàng vào bộ đệm bộ khuếch đại cảm biến, sau đó đọc hoặc ghi các cột từ đó. Các giao diện tốc độ dữ liệu kép (DDR) và nhiều kênh làm tăng băng thông, trong khi độ trễ được đặt bởi thời gian kích hoạt hàng và truy cập cột.

Clinical relevance

Vì các bộ xử lý vượt trội hơn bộ nhớ rất nhiều, các đặc tính của DRAM — độ trễ, băng thông và chi phí kích hoạt hàng — trực tiếp định hình hiệu suất hệ thống và thúc đẩy toàn bộ hệ thống phân cấp bộ nhớ đệm. Các thuộc tính của DRAM cũng tạo ra các mối lo ngại về độ tin cậy và bảo mật, chẳng hạn như hiệu ứng nhiễu Rowhammer, và các bộ nhớ không bay hơi mới nổi đang định hình lại cách các hệ thống kết hợp bộ nhớ và lưu trữ.

History

Robert Dennard đã phát minh ra ô DRAM một bóng bán dẫn tại IBM vào năm 1966–1968, và DRAM đã trở thành công nghệ bộ nhớ chính thống trị. Các tiêu chuẩn đồng bộ và tốc độ dữ liệu kép (DDR) liên tiếp đã tăng băng thông trong nhiều thập kỷ, trong khi SRAM vẫn là công nghệ của bộ nhớ đệm trên chip. Các bộ nhớ không bay hơi và xếp chồng sau đó đã xuất hiện để giải quyết dung lượng và ranh giới bộ nhớ bền vững.

Key figures

• Robert Dennard
• John L. Hennessy
• David A. Patterson
• Bruce Jacob

Seminal works

• hennessy2019
• jacob2008

Frequently asked questions

Tại sao DRAM cần được làm mới mà SRAM thì không?

DRAM lưu trữ mỗi bit dưới dạng điện tích trên một tụ điện, điện tích này rò rỉ dần, vì vậy nội dung phải được đọc và ghi lại định kỳ (làm mới) để tránh mất mát. SRAM giữ mỗi bit trong một chốt duy trì trạng thái của nó miễn là có điện, vì vậy nó không cần làm mới.

Tại sao SRAM được sử dụng cho bộ nhớ đệm và DRAM cho bộ nhớ chính?

SRAM nhanh hơn nhiều nhưng lớn hơn trên mỗi bit và đắt hơn, làm cho nó lý tưởng cho các bộ nhớ đệm nhỏ, quan trọng về tốc độ. DRAM dày đặc hơn và rẻ hơn trên mỗi bit nhưng chậm hơn, làm cho nó phù hợp với bộ nhớ chính lớn nơi dung lượng quan trọng hơn độ trễ thô.