Otomatik Test Kalıbı Üretimi
Automatic Test Pattern Generation for Digital Circuits · Ayrıca şöyle bilinir: ATPG, Test pattern generation, Fault-based testing
Otomatik Test Kalıbı Üretimi (ATPG), dijital devrelerdeki üretim kusurlarını tespit eden test vektörlerinin otomatik olarak oluşturulmasıdır. Roth tarafından 1966'da öncülüğü yapılan ATPG, takılı kalma hatalarını çıkışlarda gözlemlenebilir kılan girişleri sistematik olarak bularak kapsamlı hata tespitini sağlar. ATPG, yarı iletken üretiminde kritik öneme sahiptir: yüksek test kapsamı, yalnızca iyi çiplerin sevk edilmesini sağlar ve üretim süreci sorunlarını belirler.
Tam yöntemi oku
Bu bölümü okumak için ücretsiz hesapla giriş yapın.
Yöntem haritası
İlişkili yöntemlerin komşuluğu — keşfetmek için bir düğüm seçin.
Ne zaman kullanılır
ATPG, müşterilere sevk edilen her türlü dijital entegre devre (IC) için zorunludur. Üretim testinde kullanılır: her çip sevkiyattan önce ATPG tarafından üretilen testlerden geçer. Maliyet kontrolü için esastır: kusurları erken tespit etmek, pahalı saha arızalarını önler. Test edilmesi zor mantığı belirlemek için tasarım senteziyle birlikte çalıştırılır (test edilebilirliği artırmak için DFT kullanın). Güvenlik açısından kritik olmayan ürünler için daha az kritik olsa da, standart endüstri uygulamasıdır.
Güçlü yönler & sınırlılıklar
- Sistematik hata odaklı yaklaşım: rastgele test yerine belirli kusurları hedefler
- Yüksek hata kapsamı: modern ATPG, iyi tasarlanmış devrelerde %95'in üzerinde takılı kalma hatası kapsamı sağlar
- Otomatik süreç: manuel test vektörü oluşturmaya gerek yoktur
- Test edilemeyen hataları belirler: test edilebilirlik için tasarım (DFT) boşluklarını ortaya çıkarır
- Üstel karmaşıklık: bazı hatalar, testleri bulmak için üstel arama gerektirir (NP-tam problem)
- Varsayılan hata modelleriyle sınırlıdır (takılı kalma); modele uymayan gerçek kusurları gözden kaçırabilir
- Sıralı devrelerle zorluk: test üretimi uzun test dizileri gerektirir
- Her tasarımda test edilemeyen hatalar bulunur: bazı hatalar devreyi değiştirmeden tespit edilemez
SSS
Takılı kalma hatası nedir ve neden standart hata modelidir?
Bir takılı kalma hatası, bir hattın kusurlar nedeniyle kalıcı olarak 0 veya 1 (0'a takılı kalma veya 1'e takılı kalma) olduğunu varsayar. Standarttır çünkü modellenmesi basittir ve birçok gerçek üretim kusurunu (kopukluklar, kısa devreler) kapsar. Daha karmaşık modeller (köprüleme, geçiş) mevcuttur ancak test edilmesi daha zordur.
Bazı hatalar neden test edilemez kalır?
Test edilemeyen hatalar şu durumlarda ortaya çıkar: (1) hata konumu herhangi bir çıkışta gözlemlenemez veya (2) hata, diğer kısıtlamaları ihlal etmeden etkinleştirilemez. Test edilebilirlik için tasarım (tarama zincirleri) gözlemlenebilirliği artırır; BIST kendi kendine kontrolü ekler.
ATPG düşük kapsam bildirirse test kapsamını nasıl iyileştiririm?
Test edilebilirlik için tasarım (DFT) ekleyin: sıralı mantık için tarama zincirleri, erişilmesi zor düğümler için test noktaları ve kendi kendine kontrol için BIST. Bu değişiklikler gözlemlenebilirliği ve kontrol edilebilirliği artırarak kapsamı yükseltir.
Test süresi ile test maliyeti arasındaki ilişki nedir?
Daha uzun testler hata kapsamını iyileştirir ancak çip başına test süresini ve ekipman maliyetini artırır. Sıkıştırma yoluyla kapsam ve süreyi dengeleyin: test vektörü başına birden fazla hata, test vektörü sıkıştırma ve paralel test.
Kaynaklar
- Abramovici, M., Breuer, M. A., & Friedman, A. D. (1990). Digital Systems Testing and Testable Design. Computer Science Press. link ↗
- Roth, J. P. (1966). Diagnosis of automata failures: A calculus and a method. IBM Journal of Research and Development, 10(4), 278-291. DOI: 10.1147/rd.104.0278 ↗
- Goel, P. (1981). An implicit enumeration algorithm to generate tests for combinational circuits. IEEE Transactions on Computers, 30(3), 215-222. link ↗
Bu sayfayı kaynak gösterin
ScholarGate. (2026, June 3). Automatic Test Pattern Generation for Digital Circuits. ScholarGate. https://scholargate.app/tr/electrical-engineering/automatic-test-pattern-generation
Hangi yöntem?
Bu yöntemi en yakın akrabalarının yanına koyup yan yana okuyun — kütüphane kitapları masaya serer; seçim sizindir.
- Mantık SenteziElektrik mühendisliği↔ karşılaştır
- Monte Carlo Süreç Sapması AnaliziElektrik mühendisliği↔ karşılaştır
- Statik Zamanlama AnaliziElektrik mühendisliği↔ karşılaştır