Phase-Locked Loop
Een Phase-Locked Loop (PLL) is een teruggekoppeld regelsysteem dat een uitgangsoscillator synchroniseert om de fase en frequentie van een ingangssignaal te evenaren. Geïntroduceerd door Gardner in 1966, zijn PLL's alomtegenwoordig in communicatie, radar, klokdistributie en energiesystemen. De PLL past continu de frequentie van zijn oscillator aan om de fasefout met de ingang te minimaliseren, waardoor lock wordt bereikt. PLL's zijn fundamenteel voor moderne elektronische systemen.
Lees de volledige methode
Log in met een gratis account om dit onderdeel te lezen.
Method map
The neighbourhood of related methods — select a node to explore.
Bronnen
Deze pagina citeren
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/nl/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- DroopregelingElektrotechniek↔ compare
- S-Parameter AnalyseElektrotechniek↔ compare
- Transmission-Line Matrix MethodeElektrotechniek↔ compare
Geciteerd door
Een fout op deze pagina gezien? Meld het of stel een correctie voor →