ScholarGate
Assistent
Process / pipelineControl systems, signal processing

Phase-Locked Loop

Een Phase-Locked Loop (PLL) is een teruggekoppeld regelsysteem dat een uitgangsoscillator synchroniseert om de fase en frequentie van een ingangssignaal te evenaren. Geïntroduceerd door Gardner in 1966, zijn PLL's alomtegenwoordig in communicatie, radar, klokdistributie en energiesystemen. De PLL past continu de frequentie van zijn oscillator aan om de fasefout met de ingang te minimaliseren, waardoor lock wordt bereikt. PLL's zijn fundamenteel voor moderne elektronische systemen.

Openen in MethodMindBinnenkortVideoBinnenkortDownload slides

Lees de volledige methode

Alleen voor leden

Log in met een gratis account om dit onderdeel te lezen.

Inloggen

Method map

The neighbourhood of related methods — select a node to explore.

Bronnen

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Deze pagina citeren

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/nl/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Geciteerd door

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Geraadpleegd op 2026-06-15 via https://scholargate.app/nl/electrical-engineering/phase-locked-loop · Gegevensset: https://doi.org/10.5281/zenodo.20539026