ScholarGate
Asisten
Process / pipelineControl systems, signal processing

Phase-Locked Loop

Phase-Locked Loop (PLL) adalah sistem kendali umpan balik yang menyinkronkan osilator keluaran agar sesuai dengan fasa dan frekuensi sinyal masukan. Diperkenalkan oleh Gardner pada tahun 1966, PLL sangat lazim dalam komunikasi, radar, distribusi pewaktuan (clock), dan sistem daya. PLL secara terus-menerus menyesuaikan frekuensi osilatornya untuk meminimalkan galat fasa terhadap masukan, sehingga mencapai penguncian (lock). PLL merupakan fundamental bagi sistem elektronik modern.

Buka di MethodMindSegeraVideoSegeraDownload slides

Baca metode selengkapnya

Khusus anggota

Masuk dengan akun gratis untuk membaca bagian ini.

Masuk

Method map

The neighbourhood of related methods — select a node to explore.

Sumber

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Cara menyitasi halaman ini

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/id/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Dirujuk oleh

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Diakses 2026-06-15 dari https://scholargate.app/id/electrical-engineering/phase-locked-loop · Set data: https://doi.org/10.5281/zenodo.20539026