Phase-Locked Loop
Phase-Locked Loop (PLL) adalah sistem kendali umpan balik yang menyinkronkan osilator keluaran agar sesuai dengan fasa dan frekuensi sinyal masukan. Diperkenalkan oleh Gardner pada tahun 1966, PLL sangat lazim dalam komunikasi, radar, distribusi pewaktuan (clock), dan sistem daya. PLL secara terus-menerus menyesuaikan frekuensi osilatornya untuk meminimalkan galat fasa terhadap masukan, sehingga mencapai penguncian (lock). PLL merupakan fundamental bagi sistem elektronik modern.
Baca metode selengkapnya
Masuk dengan akun gratis untuk membaca bagian ini.
Method map
The neighbourhood of related methods — select a node to explore.
Sumber
Cara menyitasi halaman ini
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/id/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- Kontrol DroopTeknik Elektro↔ compare
- Analisis Parameter-STeknik Elektro↔ compare
- Metode Matriks Saluran TransmisiTeknik Elektro↔ compare
Dirujuk oleh
Menemukan masalah di halaman ini? Laporkan atau usulkan perbaikan →