फेज-लॉक्ड लूप
एक फेज-लॉक्ड लूप (PLL) एक फीडबैक नियंत्रण प्रणाली है जो एक आउटपुट ऑसिलेटर को इनपुट सिग्नल के फेज और आवृत्ति से मेल खाने के लिए सिंक्रनाइज़ करती है। 1966 में गार्डनर द्वारा प्रस्तुत, पीएलएल संचार, रडार, क्लॉक वितरण और पावर सिस्टम में सर्वव्यापी हैं। पीएलएल इनपुट के साथ फेज त्रुटि को कम करने के लिए लगातार अपने ऑसिलेटर आवृत्ति को समायोजित करता है, जिससे लॉक प्राप्त होता है। पीएलएल आधुनिक इलेक्ट्रॉनिक सिस्टम के लिए मौलिक हैं।
पूरी विधि पढ़ें
यह खंड पढ़ने के लिए निःशुल्क खाते से साइन इन करें।
Method map
The neighbourhood of related methods — select a node to explore.
स्रोत
इस पृष्ठ का उद्धरण कैसे दें
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/hi/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- ड्रूप नियंत्रणविद्युत इंजीनियरिंग↔ compare
- एस-पैरामीटर विश्लेषणविद्युत इंजीनियरिंग↔ compare
- ट्रांसमिशन-लाइन मैट्रिक्स विधिविद्युत इंजीनियरिंग↔ compare