ScholarGate
Asistent
Process / pipelineControl systems, signal processing

Phase-Locked Loop

Phase-Locked Loop (PLL) je zpětnovazební řídicí systém, který synchronizuje výstupní oscilátor tak, aby odpovídal fázi a frekvenci vstupního signálu. PLL, představené Gardnerem v roce 1966, jsou všudypřítomné v komunikacích, radarech, distribuci hodinových signálů a energetických systémech. PLL neustále upravuje frekvenci svého oscilátoru, aby minimalizovalo fázovou chybu vůči vstupu a dosáhlo uzamčení. PLL jsou základem moderních elektronických systémů.

Otevřít v MethodMindJiž brzyVideoJiž brzyDownload slides

Přečíst celou metodu

Pouze pro členy

Pro přečtení této sekce se přihlaste s bezplatným účtem.

Přihlásit se

Method map

The neighbourhood of related methods — select a node to explore.

Zdroje

  1. Gardner, F. M. (1966). Phaselock Techniques. Wiley & Sons. link
  2. Wolaver, D. H. (1991). Phase-Locked-Loop Circuit Design. Prentice Hall. link
  3. Best, R. E. (2007). Phase-Locked Loops: Design, Simulation, and Applications (5th ed.). McGraw-Hill. link

Jak citovat tuto stránku

ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/cs/electrical-engineering/phase-locked-loop

Which method?

Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.

Compare side by side

Odkazuje sem

ScholarGatePhase-Locked Loop (Phase-Locked Loop for Frequency Synchronization and Clock Recovery). Získáno 2026-06-15 z https://scholargate.app/cs/electrical-engineering/phase-locked-loop · Datová sada: https://doi.org/10.5281/zenodo.20539026