Phase-Locked Loop
Phase-Locked Loop (PLL) je zpětnovazební řídicí systém, který synchronizuje výstupní oscilátor tak, aby odpovídal fázi a frekvenci vstupního signálu. PLL, představené Gardnerem v roce 1966, jsou všudypřítomné v komunikacích, radarech, distribuci hodinových signálů a energetických systémech. PLL neustále upravuje frekvenci svého oscilátoru, aby minimalizovalo fázovou chybu vůči vstupu a dosáhlo uzamčení. PLL jsou základem moderních elektronických systémů.
Přečíst celou metodu
Pro přečtení této sekce se přihlaste s bezplatným účtem.
Method map
The neighbourhood of related methods — select a node to explore.
Zdroje
Jak citovat tuto stránku
ScholarGate. (2026, June 3). Phase-Locked Loop for Frequency Synchronization and Clock Recovery. ScholarGate. https://scholargate.app/cs/electrical-engineering/phase-locked-loop
Which method?
Set this method beside its closest kin and read them side by side — the library lays the books on the table; the choice is yours.
- Regulace poklesem (Droop Control)Elektrotechnika↔ compare
- Analýza S-parametrůElektrotechnika↔ compare
- Metoda přenosových vedení (Transmission-Line Matrix Method)Elektrotechnika↔ compare
Odkazuje sem
Našli jste na této stránce chybu? Nahlaste ji nebo navrhněte opravu →